主从触发器(主从触发器一次翻转)

主从触发器

触发器是SQL server 提供给程序员和数据分析员来保证数据完整性的一种方法，它是与表事件相关的特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作（ insert，delete等）时就会激活它执行。触发器经常用于加强数据的完整性约束和业务规则等。

一、结构组成上

（1）主从触发器由主触发器和从触发器组成，且两个触发器的逻辑功能和同步RS触发器的逻辑功能完全相同。

（2）边沿触发器由6个与非门组成，其中G1和G2构成基本RS触发器。

二、工作原理上

（1）当CP=1时，CP‘=0，主触发器动作，从触发器被封锁；当CP=0时，CP’=1，主触发器被封锁，从触发器动作。

（2）在CP=1及CP=0 期间以及CP非约定跳变到来时，触发器不接收数据的触发器。

三、结构特点上

（1）主从触发器由两个同步RS触发器即主触发器组成，它们受互补时钟脉冲控制。触发器在时钟脉冲作用期间接受输入信号，在时钟脉冲的跳变沿允许触发翻转，在时钟跳变后封锁输入信号，因而触发方式属于边沿触发。

（2）边沿触发器，在CP=1 期间来到的数据，必须“延迟”到该CP=1 过后的下一个CP 边沿来到时才被接收。因此边沿触发器又称延迟型触发器。边沿触发器在CP 正跳变(对正边沿触发器)以外期间出现在D 端的数据变化和干扰不会被接收，因此有很强的抗数据端干扰的能力。

来源：-主从RS触发器

-边沿触发器

主从触发器一次翻转

：异步置1有用SD 和RD 接至根本RS 触发器的输入端，它们分别是预置和清零端，低电平有用。当SD=0且RD=1时,岂论输入端D为何种状态，都会使Q=1，Q非=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已参加了高电平，不影响电路的事情。工作过程如下： 　　1.CP=0时，与非门G3和G4封闭，其输出Q3=Q4=1，触发器的状态稳定。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可吸收输入信号D，Q5=D非，Q6=Q5非=D。 　　2.当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D，Q4=Q6非=D非。由根本RS触发器的逻辑功效可知，Q=Q3=D。 　　3.触发器翻转后，在CP=1时输入信号被封闭。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即肯定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封闭，即封锁了D通往根本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和制止触发器变为畅状态的作用,故该反馈线称为置0维持线,置1壅闭线。Q4为0时，将G3和G6封闭，D端通往根本RS触发器的路径也被封闭。Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到制止触发器置0的作用,称为置0壅闭线。因此，该触发器常称为维持-壅闭触发器。总之，该触发器是在CP正跳沿前担当输入信号，正跳沿时触发翻转，正跳沿后输入即被封闭,三步都是在正跳沿后完成，以是有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的事情速度。

主从触发器是上升沿还是下降沿

同步RS触发器不是边沿触发。

与基本RS触发器相比，同步RS触发器仅仅是增加了一个门控信号（CP），当CP为高电平时，输入端的变化均可改变输出状态，而CP端为低电平时，输入信号不能改变输出状态。也就是说，当CP端为高电平时，同步RS触发器等同于基本RS触发器。

边沿触发的RS触发器，称为主从RS触发器。

主从触发器和边沿触发器区别

主从JK触发器，是CP在下降沿时封锁输入信号，并读取已在CP经上升沿后存储进主存储器的输入状态。

主从JK触发器边沿JK触发器就是仅在下降沿那一瞬间，状态才会更新，其他均为封锁状态。边沿JK触发器两者的状态方程相同，但边沿触发器更稳定。

主从触发器的特点

1.触发器的特点 触发器具有两个稳定的状态，在外加信号的触发下，可以从一个稳态翻转为另一稳态。

这一新的状态在触发信号去掉后，仍然保持着，一直保留到下一次触发信号来到为止，这就是触发器的记忆作用，它可以记忆或存储两个信息——“0”或“1”。触发器，以及由触发器和门电路组成的时序逻辑电路，如计数器、移位寄存器等，也都有一个共同的工作特点，这就是：电路的输出，不仅和当前的输入信号有关，还和电路原来的状态有关。因此，它们都具有记忆功能。触发器由门电路构成，它有一个或多个输入端，有两个互补输出端，分别用Q和表示。通常用Q端的状态表示触发器的0状态。Q=1、=0称为触发器的1状态，记为Q=1；Q=0、=1称为触发器的0状态，记为Q=0。这两种状态与二进制数1和0相对应。数字系统中的二进制数的存储和记忆都是通过触发器实现的。2.触发器的类型 触发器的类型和种类较多，根据分类方式的不同可大致分为： ① 根据逻辑功能不同分类 根据逻辑功能不同来分类，触发器可分为：RS触发器、D触发器、JK触发器、T触发器、T’触发器等。② 根据触发方式不同分类 根据触发方式不同分类，触发器可分为：电平触发器、边沿触发器和主从触发器等。③ 根据电路结构不同分类 根据电路结构不同分类，触发器可分为：基本RS触发器和钟控触发器。④ 根据存储数据原理的不同分类 根据存储数据原理的不同分类，触发器可分为静态触发器和动态触发器。⑤ 根据构成触发器的基本器件不同分类 根据构成触发器的基本器件不同分类，触发器可分为：双极型触发器和MOS型触发器

主从触发器和边沿触发器抗干扰性能

触发器工作原理，主从JK触发器是在CP脉冲高电平期间接收信号，如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器产生与逻辑功能表不符合的错误状态。

边沿触发器的电路结构可使触发器在CP脉冲有效触发沿到来前一瞬间接收信号，在有效触发沿到来后产生状态转换，这种电路结构的触发器大大提高了抗干扰能力和电路工作的可靠性。

jk主从触发器

在CP=1时K由0变1,或Q=0,在CP=1时J由0变1这两种情况下,才产生一次翻转现象,并非所有的跳变信号都会使主从JK触发器出现一次翻转现象

主从触发器都是下降沿触发吗

JK触发器：逻辑功能：JK触发器允许J与K同时为1。当J与K同时变为1的同时，输出的值状态会反转。也就是说，原来是0的话，变成1；原来是1的话，变成0。触发方式：该触发器无一次变化现象，输入信号可在CP 触发沿由1变0时刻前加入。该电路要求J、K信号先于CP 信号触发沿传输到G3、G4的输出端,为此它们的加入时间至少应比CP的触发沿提前一级与非门的延迟时间。D触发器：逻辑功能：D触发器在CP(时钟脉冲)的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP的脉冲上升沿到来之前D端的状态，即次态=D。因此，它具有置0、置1两种功能。

触发方式：D触发器由4个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。

D触发器和JK触发器的逻辑功能和触发方式有何不同？

一、逻辑功能的区别：

当JK触发器出现时钟脉冲动作时，当J和K同时为0时，状态不变；当J为0，K为1时，二次状态为0；当J为1，K为0时，二次状态为1；当J=1K=1时，二次状态与当前状态相反。D触发器（由与非门组成），其逻辑功能为：当D=1时，q=0；当D=0时，q=1；

二、触发方式不同：

JK触发器是在时钟边缘触发的，一般上升沿rs.D触发器可分为高电平触发器和低电平触发器，有时也可分为时钟边缘触发器。

主从触发器的触发方式是

按逻辑功能不同分为：RS触发器、D触发器、JK触发器、T触发器。 按触发方式不同分为：电平触发器、边沿触发器和主从触发器。 按电路结构不同分为：基本RS触发器和钟控触发器。 按存储数据原理不同分为：静态触发器和动态触发器。 按构成触发器的基本器件不同分为：双极型触发器和MOS型触发器。

触发器（trigger）是个特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作（ insert，delete， update）时就会激活它执行。触发器经常用于加强数据的完整性约束和业务规则等。 触发器可以从 DBA_TRIGGERS ，USER_TRIGGERS 数据字典中查到。

照明配件

用于高强度气体放电灯(H.I.D)的启动,型号繁多.由于高强度气体放电灯启动时需要一个高电压来使气体电离进入等离子态，因而需要一个高压发生器做为启动器。这就是触发器早期的机械型触发器已经淘汰。现在绝大多数触发器都是使用可控硅或高压触发二极管的电子触发器，常用的型号有：OSRAM 的 CD-7 飞利浦的 SI51 SN58 爱伦的ALK400等

双稳态触发器

基本电路如图1的上半部。它由两个反相器直接耦合而成。反相器1由晶体管T1和电阻Rc1R11及R12组成,反相器2由晶体管T2和电阻Rc2、R21及R22组成。反相器1的输出端Q即是反相器2的输入端，同样，反相器2的输出端悩也是反相器1的输入端,两级反相器是互相反馈的。这个电路具有两种稳定状态: 图1

一种稳态是T1管导通、T2管截止，Q端为低电位、悩为高电位;另一种稳态是T1管截止、T2管导通，Q端为高电位、悩端为低电位。加上电压 Ec和-Eb后电路即进入一种稳定状态。若不加触发信号，电路则永远处于这个稳定状态。 欲使电路从一种稳态转换到另一种稳态，必须外加触发信号。图1的下半部分是两个引导触发信号给各个反相器的电路。它们分别由微分电路R1C1、R2C2和隔离二极管D1、D2组成。 当外加负触发脉冲作用于引导电路的“S”端时,通过微分电路R1C1使D1导通,b1点呈低电位。此时不论触发器原处何种状态T1管截止，Q点变为高电位,T2管导通，悩点变为低电位。这种稳态称为触发器的“置位”状态，“S”端称为“置位”端。反之,外加负触发脉冲作用于“R”端时,则使悩端为高电位,Q端为低电位。这种稳态为触发器的“复位”状态,“R”端称为“复位”端。具有置位、复位功能的触发器称为R-S触发器。 双稳态触发器可用来构成各种计数器、分频器和寄存器等。

射极耦合触发器

又称施密特触发器，其原理电路如图2。它也由两级反相器直接耦合而成。第一级反相器的输出端c1是第二级反相器的输入端。第一级反相器的输入端接输入触发电压ui，第二级反相器的输出端提供输出电压u0。两级反相器通过公共的发射极电阻Re耦合在一起，因而称射极耦合触发器。这种触发器也有两种稳定状态,一种稳态是T1管导通、T2管 图2

截止,输出u0为高电位；另一种稳态是T1管截止,T2管导通,u0为低电位。触发器的稳定状态决定于输入u电位的高低，因此这种触发器具有电位触发特性。当输入ui为低电位时,T1管截止,c1点电位升高，使T2管导通,输出u0也是低电位。当ui为高电位时，T1管导通,c1点电位下降，使T2管截止,u也是高电位。射极耦合触发器可用于波形的整形和鉴幅。

单稳态触发器

单稳态触发器也由两个反相器构成(图3a)。与图1 的双稳态触发器相比，由晶体管T2组成的反相器2完全相同,但由晶体管T1组成的反相器1中,用电容器C代替电阻器R11，且R12接向 Ec。另外，在T1管的b1点接有由D1、R1及C1组成的引导电路, ui即外加触发信号。触发器的状态电压由c1及c2点输出。 图3b的波形表明单稳态触发器的工作过程。在外加负触发脉冲u到来以前（0～t1期间）,触发器处于稳定状态。由于b1点通过R12接向电压 Ec，T1导通,T2截止。c1点的电压uc1为低电位,c2点电压u为高电位,电容器C被充电。在t=t1瞬间,u到来,通过微分电路R1C1使D1导通,b1呈低电位，T1由导通变为截止,uc1上升为高电位；T2导通，uc2 图3

下降为低电位。这时,电容器C通过T2放电形成暂时稳定状态(t1～t2期间)，称为暂稳态。随着电容器C的放电，b1点电位上升，当t=t2时，b1点的电位又使T1管导通,uc1下降为低电位，T2管又截止,uc2电位上升。在t2～t3期间，uc2因受Rc2C充电的影响而上升缓慢，形成恢复期。t3以后进入原来的稳定状态。单稳态触发器可用于脉冲整形和脉冲延时。 各种触发器均可由分立元件构成，也可由集成电路来实现。但随着集成电路技术的发展，集成触发器品种逐渐增加，性能优良，应用日益广泛。基本触发电路有R-S触发器，T触发器，D触发器，J-K触发器等。

主从触发器就是边沿触发器

边沿触发器是一种电子电路，用于检测输入信号的边沿，即由低电平到高电平或由高电平到低电平的变化。它通常由两个互补型逻辑门（例如 NAND 门或 NOR 门）组成，并包含一个反馈回路。该电路通过控制输出信号的状态来响应输入信号边沿的变化。

具体来说，当输入信号出现上升或下降边沿时，边沿触发器会在输出端产生一个脉冲。当输入信号保持不变时，输出就不会改变。边沿触发器有两种类型：正向沿触发器和负向沿触发器。正向沿触发器对上升边沿敏感，而负向沿触发器则对下降边沿敏感。

常见的边沿触发器有 D 触发器、JK 触发器和 T 触发器等。D 触发器只有一个输入端和一个时钟端，可以将数据从一个存储单元传输到另一个存储单元。JK 触发器包含两个输入端、一个时钟端和一个输出端，可以用来实现计数器和频率分频等功能。T 触发器只有一个输入端、一个时钟端和一个输出端，可以使用它来实现频率分频和相位差等功能。

总之，边沿触发器是数字电路中常用的重要组件，其原理简单但功能强大，在数字系统设计中具有广泛的应用。

主从触发器电路中,主触发器和从触发器

下降沿触发

这是因为在cp=1的时候，主触发器在接收输入，但是从触发器被封锁。在cp从1变为0的瞬间，即下降沿，从触发器解锁，主触发器把输出值传递给从触发器，然后被封锁。从触发器的输出才是整个触发器的输出，所以主从触发器是在下降沿有效。